電(dian)子元器件(jiàn)電路布局(jú)的可靠性(xing)設計--跳線(xiàn)

    9. 6.1 電子(zǐ)線路的可(kě)靠性設計(jì)原則
    采用(yong)各種電子(zǐ)元器件進(jin)行系統或(huo)整機線路(lù)設計🏃‍♂️時，設(shè)計🌏師不♊僅(jin)必須考慮(lü)如何實現(xian)規定的功(gong)能，而且應(yīng)該考慮采(cai)用何種設(she)計方案才(cai)能充分發(fā)揮元器件(jian)固有可靠(kao)性的潛✊力(li)，提高系統(tǒng)或👈整機的(de)可靠性水(shui)平。這♌就是(shi)通常㊙️所說(shuō)的可靠性(xìng)設計。
    電子(zǐ)線路的可(ke)靠性設計(ji)是一個内(nèi)容相當廣(guǎng)泛而💋具體(ti)的問📧題，采(cǎi)用不同類(lèi)型的器件(jiàn)或者要實(shi)現不同的(de)電路功能(néng)，都會有不(bu)🔴同的可靠(kào)性設計考(kǎo)慮。這裏首(shǒu)先🙇🏻給出電(dian)子線路可(ke)靠性設計(jì)的㊙️一些基(ji)本原則，在(zài)8.6.2節再給出(chu)幾種🙇‍♀️具體(ti)電路的設(she)計規則。
    1. 簡(jian)化設計
由(you)于可靠性(xìng)是電路複(fu)雜性的函(han)數，降低電(diàn)路的複♋雜(zá)☁️性可以相(xiàng)應的提高(gao)電路的可(kě)靠性，所以(yi)，在實現規(guī)定功能的(de)前提下，應(ying)盡✏️量使電(diàn)路結構簡(jiǎn)單，最大限(xian)度的減少(shǎo)所用元器(qì)件的類型(xíng)和品種，提(tí)高元器件(jian)的複用率(lü)。這是提高(gao)電路可靠(kào)性的一種(zhong)簡單而實(shi)用的方法(fa)。
簡化設計(jì)的具體方(fang)案可以根(gen)據實際情(qing)況來定，一(yi)般❤️使🏃用的(de)方法有：
    (1)多(duō)個通道共(gòng)用一個電(dian)路或器件(jiàn)。
    (2)在保證實(shí)現規定功(gōng)能指标的(de)前提下，多(duō)采用集成(cheng)電路，少采(cǎi)用分立器(qì)件，多采用(yòng)規模較大(dà)的集成電(diàn)📐路，少采用(yòng)規模較小(xiǎo)的集成電(diàn)路。集成度(dù)的提高可(ke)以減少元(yuán)器件☔之間(jiān)的連線、接(jiē)點以及封(fēng)裝的數目(mu)，而這些連(lian)接點的可(kě)靠性常常(cháng)是造成電(dian)路失效的(de)主要原因(yin)。
    (3)在邏輯電(diàn)路的設計(ji)中，簡化設(she)計的重點(diǎn)應該放在(zai)減少邏輯(ji)器件的數(shù)目，其次才(cái)是減少門(men)或輸入端(duan)的數目。因(yīn)🏃🏻‍♂️爲一般而(er)言，與🧡減少(shao)電路的複(fu)雜度相比(bi)較，提高電(diàn)路的集成(cheng)度對于提(tí)高系統可(ke)靠性的效(xiào)果更爲明(ming)顯。
    (4)多采用(yòng)标準化、系(xì)列化的元(yuan)器件，少采(cǎi)用特殊的(de)或未經定(ding)型和考驗(yàn)的元器件(jiàn)。
    (5)能用軟件(jian)完成的功(gōng)能，不要用(yong)硬件實現(xian)。
    (6)能用數字(zì)電路實現(xian)的功能，不(bú)要用模拟(nǐ)電路完成(chéng)，因爲數字(zi)電路的可(kě)靠性和标(biao)準化程度(dù)相對較高(gāo)🐕。但是，有時(shi)🚶‍♀️模拟🍉電路(lu)🐕的功能用(yòng)數字電路(lù)實現會導(dǎo)緻器件數(shu)目的明顯(xian)增加，這時(shi)就要根據(jù)具體情況(kuàng)統籌考慮(lü)，力求選用(yòng)最佳方案(an)。
    在簡化設(shè)計時應注(zhu)意三點：：一(yi)是減少元(yuan)器件不會(huì)導緻📱其它(ta)☁️元器件承(chéng)受應力的(de)增加，或者(zhě)對其它元(yuan)器件的性(xìng)能要求更(gèng)加苛刻；二(er)是在用一(yī)種元器件(jian)完成多種(zhǒng)功能時，要(yào)确認該種(zhong)器件在性(xìng)能指标和(hé)🚶‍♀️可靠性方(fāng)面是否能(neng)夠同時滿(mǎn)足幾個方(fāng)面的要求(qiú)⛹🏻‍♀️；三是爲滿(mǎn)足系統安(ān)全性、穩定(dìng)性、可測性(xing)、可維修性(xìng)或降額和(he)冗餘設計(jì)等的要求(qiú)所增加的(de)電路🌂或元(yuán)器件不能(neng)省略。
    2. 低功(gong)耗設計
    電(diàn)子系統向(xiang)着小型化(hua)和高密度(du)化發展，使(shǐ)得其内部(bu)🤟熱功率密(mi)度增加，可(kě)靠性随之(zhī)降低。降低(dī)電路的功(gōng)耗，是減少(shao)系統内部(bu)溫🤞升的主(zhǔ)要途徑。這(zhe)可以從兩(liǎng)方面着手(shǒu)，一是盡量(liang)采用低功(gong)耗器件，如(ru)在滿足工(gong)作速度的(de)情況下，盡(jìn)量采用🚶‍♀️CMOS電(dian)路。而不用(yong)TTL電路；二是(shì)在完成規(guī)🌈定功能的(de)前提下，盡(jìn)量簡化邏(luo)輯電路，并(bìng)更多的讓(rang)💘軟件來完(wan)成硬件✉️的(de)功能，以減(jian)少整機硬(yìng)件的數量(liàng)。
    3. 保護電路(lu)設計
    電子(zǐ)系統在工(gōng)作中可能(neng)會受到各(gè)種不适當(dāng)應力或外(wài)界幹😄擾信(xìn)号的影響(xiang)，造成電路(lu)工作不正(zheng)常，嚴重時(shí)會導緻内(nei)🤩部器件的(de)損壞。爲此(cǐ)，在電路設(shè)計中，有必(bi)要根據具(ju)體情況設(shè)計必要的(de)保護電路(lù)。如在電路(lu)的信号輸(shu)入端設計(jì)靜電保護(hù)電路，在電(diàn)源輸🏃入端(duān)設計浪湧(yǒng)幹擾抑制(zhi)電路，在高(gao)頻高速電(dian)路中加入(rù)噪聲抑制(zhì)或吸收網(wang)絡。具🚩體保(bao)護電路的(de)形式🧑🏽‍🤝‍🧑🏻可參(can)閱本書有(yǒu)關章節。
    4. 靈(ling)敏度分析(xī)
    組成電子(zǐ)系統的各(ge)個電路對(dui)于系統可(ke)靠性的貢(gong)獻并不相(xiàng)同，而組成(chéng)電路的各(ge)個元器件(jiàn)對于該電(diàn)路可靠性(xìng)的貢獻也(ye)不會一樣(yang)。常常會有(yǒu)這樣的情(qing)況，某個元(yuan)器件的參(cān)數退化嚴(yán)重，但對🔴電(diàn)路性能的(de)影響甚微(wēi)；而另一個(ge)元器件稍(shao)有變化，就(jiu)對電路性(xìng)能産生顯(xiǎn)著影響。這(zhè)是因爲一(yi)個元器件(jian)對于電路(lù)♋可靠性的(de)影響（或一(yi)個子電路(lu)對于系統(tong)可靠❤️性的(de)影響）不僅(jin)取決于該(gai)元器件（或(huò)子電🐆路）自(zi)身的質量(liang)，而且取決(jué)于該元器(qì)🔞件（或子電(diàn)路）造成電(diàn)路（或系統(tong)）性能變化(huà)的靈敏度(dù)。因此，在電(dian)路設計中(zhōng)，應進行靈(ling)敏度分析(xī)，确定對電(diàn)路性能影(ying)響顯著的(de)關鍵元器(qì)件或子電(dian)路。對其進(jin)行重點設(she)計。靈敏度(dù)分析可借(jiè)助于現有(you)的電路模(mo)拟器或邏(luó)輯模拟器(qì)完成。這是(shì)提高電路(lù)可靠性的(de)一個經濟(ji)有效的方(fang)法。
    5. 基于元(yuán)器件的穩(wen)定參數和(he)典型特性(xìng)進行設計(ji)
    電路設計(jì)通常必須(xū)依據所選(xuǎn)用器件的(de)參數指标(biāo)來💔進行🔴。爲(wèi)了保證電(dian)路的可靠(kao)性，隻要可(ke)能，電路性(xìng)能應該基(ji)于器🆚件的(de)最穩定的(de)參數來設(she)計，同時應(yīng)留出一些(xiē)允許變化(hua)的餘量。對(dui)于那些由(you)于工藝離(lí)散性以及(ji)随時間、溫(wēn)度和其它(tā)♋環境應力(lì)而變化的(de)不太穩定(ding)的性能參(cān)數，設計時(shi)應給予更(geng)爲寬容的(de)限制。對于(yú)那些不确(què)定的無法(fǎ)控制的性(xing)能參數，設(she)計時不宜(yi)🔞采納，否則(zé)無法保證(zheng)電路的可(kě)靠性和制(zhì)造👉的可重(zhong)複性。如果(guǒ)産品手冊(cè)中 記載有(you)所需的特(te)性曲線圖(tu)、外部電路(lu)參數或典(diǎn)型應用電(dian)路時，應盡(jìn)👄可能使用(yong)該特性曲(qǔ)線或電路(lu)方案進行(háng)設計。
    6. 均衡(héng)設計
    在設(she)計一個電(dian)子系統時(shi)，總是要先(xiān)将其分割(gē)爲若幹個(gè)電路塊🌍，以(yi)便完成不(bú)同的功能(néng)。在系統分(fèn)割時，應注(zhu)意電路功(gōng)☀️能和結構(gòu)👌的均衡性(xìng)，這樣對提(tí)高系統可(ke)靠性有利(li)。這主要體(ti)現在兩個(gè)方❤️面：一是(shi)每塊電路(lù)的功能應(ying)相對完整(zhěng)，盡量減少(shǎo)各個電路(lu)之間的聯(lian)接，以削弱(ruo)互連對電(dian)🛀🏻路可靠性(xing)的影響；二(èr)是各個電(dian)流所含元(yuán)☀️器件的數(shu)量不要過(guo)于集中帶(dài)來的不可(ke)靠因素，同(tong)時也方便(bian)了裝配工(gong)藝設計。
    7. 三(san)次設計
    三(san)次設計包(bāo)括系統設(she)計、參數設(she)計和容差(chà)設計。系統(tong)設計是指(zhǐ)一般意義(yi)上的設計(ji)；參數設計(jì)是利用正(zheng)交設計法(fǎ)結合計📱算(suan)機🥵輔助設(shè)計，找到穩(wen)定性好👉的(de)合理參數(shu)組，是三次(cì)設計的核(he)心；容差設(she)計則是在(zai)系統的最(zui)佳參數組(zu)合确定之(zhi)後，合理規(guī)劃組成系(xì)統的各個(gè)元器件的(de)容🈚差，使産(chǎn)品物美價(jià)廉。采用三(sān)次設計方(fāng)法💜獲得的(de)産品具♻️有(yǒu)高的信噪(zao)比，對于元(yuan)器件的公(gong)差與老化(hua)、工作和環(huán)境條件的(de)波動變化(huà)等具有很(hěn)強的忍⁉️受(shòu)能力，保證(zheng)長時間正(zheng)常工作。因(yīn)此，在所采(cǎi)用的元器(qi)件質量等(děng)級相同的(de)條😍件下，通(tōng)過三次設(shè)計的電路(lù)的可靠性(xing)明顯高🚶‍♀️于(yú)未作三❌次(ci)設計的電(diàn)路。
    8. 冗餘設(she)計和降額(é)設計
冗餘(yú)設計也稱(cheng)餘度設計(ji)，它是在系(xì)統或設備(bèi)中的關鍵(jiàn)電路部位(wei)，設計一種(zhǒng)以上的功(gōng)能通道，當(dāng)一個功能(neng)通道發生(sheng)故障時，可(ke)♈用另一個(gè)通道代替(tì)，從而可使(shi)局部故障(zhang)不影響整(zheng)個系統或(huo)設♋備的正(zheng)常工作。采(cai)用冗餘設(shè)計，使得用(yong)相對✌️低可(kě)靠的元器(qì)件構成可(kě)靠的系統(tǒng)或設備成(chéng)🐆爲可能。但(dàn)是，采用冗(rong)餘設計會(hui)使電路的(de)複雜性以(yǐ)及系統的(de)體積、重量(liang)、功耗和成(chéng)本增加，一(yī)般隻用于(yú)🌐那些安全(quán)性要求非(fei)常高而且(qiě)難以維修(xiū)的系統。
9. 可(ke)靠性預計(jì)
    爲了驗證(zheng)可靠性設(shè)計的效果(guo)，根據系統(tǒng)可靠性的(de)要⚽求，電路(lu)設計完成(cheng)後，可對關(guan)鍵電路的(de)失效率進(jin)🔞行預❗計，預(yu)🐅計所依據(jù)的模型和(hé)方法見國(guó)軍标GJB299《電子(zǐ)設備可🔞靠(kào)性預計手(shǒu)冊》。
9.6.2 常用集(jí)成電路的(de)應用設計(ji)規則
    在電(diàn)路設計時(shí)，除了以上(shang)所述的通(tong)用設計原(yuán)則之外，還(hái)要根據所(suo)用器件的(de)具體情況(kuang)，采用不同(tóng)的設計規(guī)🈲則。下面給(gei)出用幾種(zhǒng)常用集成(chéng)電路進行(háng)電路設計(ji)時應該遵(zun)循的一‼️些(xie)規則✍️。這些(xiē)規則所依(yi)據的設計(ji)原理大多(duō)已經🐇在本(běn)書的有關(guān)章節🙇🏻裏予(yu)以闡述，這(zhe)裏不再贅(zhui)述。
    1. TTL電路應(yīng)用設計規(gui)則
    (1) 電源
    •穩(wen)定性應保(bao)持在±5％之内(nèi)；
    •紋波系數(shu)應小于5％；
    •電(diàn)源初級應(ying)有射頻旁(pang)路。
    (2)去耦
    •每(měi)使用8塊TTL電(dian)路就應當(dāng)用一個0.01~0.1μF的(de)射頻電容(róng)器對電源(yuan)電壓進行(háng)去耦。去耦(ǒu)電容的位(wei)置應僅可(kě)能地靠近(jìn)集成電🚶‍♀️路(lù)，二者之間(jian)的距離應(yīng)在15cm之内。每(mei)塊印制電(dian)路闆也應(yīng)用一隻容(rong)量更大些(xie)的低🐅電感(gǎn)電容器對(duì)電源進行(hang)去耦。電容(rong)器類型的(de)選擇方法(fǎ)參見8.1.1節💔。
    (3)輸(shu)入信号
    •輸(shu)入信号的(de)脈沖寬度(du)應長于傳(chuán)播延遲時(shi)間，以免🌍出(chu)現反✔️射噪(zào)聲；
    •要求邏(luo)輯“0”輸出的(de)器件，其不(bú)使用的輸(shū)入端應将(jiāng)其接地或(huò)與同🌏一門(mén)電路的在(zai)用輸入端(duān)相連；
    •要求(qiu)邏輯“1”輸出(chū)的器件，其(qi)不使用的(de)輸入端應(yīng)連接到✊一(yī)個大于2.7V的(de)電壓上。爲(wèi)了不增加(jia)傳輸延遲(chí)時間和噪(zào)聲敏感度(dù)，所接電壓(yā)不要超過(guo)該電路的(de)電壓最大(dà)額🈲定值5.5V；
    •不(bu)使用的器(qi)件，其所有(you)的輸入端(duan)都應按照(zhào)使功耗最(zuì)🔴低的方法(fǎ)連接，具體(tǐ)的處理方(fāng)法可參閱(yuè)8.1.6節；
    •在使用(yong)低功耗肖(xiao)特基TTL電路(lù)時，應保證(zhèng)其輸入端(duan)不出現負(fù)電壓🆚，以免(mian)電流流入(rù)輸入箝位(wèi)二極管；
    •時(shí)鍾脈沖的(de)上升時間(jiān)和下降時(shi)間應盡可(ke)能的短，以(yi)便提高🧑🏾‍🤝‍🧑🏼電(diàn)路的抗幹(gan)擾能力；
    •通(tōng)常時鍾脈(mo)沖處于高(gao)态時，觸發(fā)器的數據(ju)不應改🔆變(biàn)㊙️。若一例外(wai)，應查閱有(you)關的數據(jù)規範；
    •擴展(zhǎn)器應盡可(ke)能地靠近(jin)被擴展的(de)門，擴展器(qi)的節🙇🏻點上(shang)不能有容(rong)性負載；
    •在(zài)長信号線(xiàn)的接收端(duān)應接一個(ge)500Ω～1kΩ的上拉電(dian)阻，以便增(zēng)加噪聲容(rong)限和縮短(duan)上升時間(jiān)。
    (4)輸出信号(hao)
    •集電極開(kai)路器件的(de)輸出負載(zǎi)應連接到(dào)小于等于(yú)最大🌈額定(dìng)㊙️值的電壓(yā)上，所有其(qi)它器件的(de)輸出負載(zǎi)🈲應連🙇‍♀️接到(dao)VCC上；
    •長信号(hào)線應該由(you)專門爲其(qí)設計的電(dian)路驅動，如(rú)線驅動♻️器(qi)、緩沖器等(deng)；
    •從線驅動(dong)器到接收(shōu)電路的信(xìn)号回路線(xian)應是連續(xù)的🎯，應采用(yong)⛱️特🐉性阻抗(kang)約爲100Ω的同(tong)軸線或雙(shuāng)扭線；
    •在長(zhǎng)信号線的(de)驅動端應(ying)加一隻小(xiao)于51Ω的串聯(lian)電阻，以便(bian)消除可能(néng)出現的負(fu)過沖。
    (5)并聯(lian)應用
    •除三(san)态輸出門(mén)外，有源上(shang)拉門不得(de)并聯連接(jie)。隻有一種(zhong)⛷️情況例外(wài)，即并聯門(mén)的所有輸(shu)入端和輸(shu)出端均并(bing)聯在一起(qi)，而且🚶這些(xiē)門電路封(feng)裝在同一(yī)外殼内；
    •某(mou)些TTL電路具(jù)有集電極(jí)開路輸出(chu)端，允許将(jiāng)幾個電路(lu)的開集電(dian)極輸出端(duān)連接在一(yī)起，以實現(xian)“線與”功能(néng)。但應在該(gai)輸出端加(jia)一個上拉(lā)電阻，以便(biàn)提供足夠(gòu)的驅動信(xin)号和提高(gāo)抗幹擾⭐能(néng)力，上拉電(diàn)阻的阻值(zhí)應根據該(gai)電路的扇(shan)出能力來(lai)确定。
    2. CMOS電路(lù)應用設計(jì)規則
    (1)電源(yuan)
    •穩定性應(yīng)保持在±5％之(zhi)内；
    •紋波系(xi)數應小于(yú)5％；
    •電源初級(jí)應有射頻(pín)旁路；
    •如果(guo)CMOS電路自身(shen)和其輸入(ru)信号源使(shi)用不同的(de)電源🛀，則開(kai)機時❌應首(shǒu)先接通CMOS電(diàn)源，然後接(jie)通信号源(yuan)，關機時應(ying)該首先關(guan)閉信号源(yuan)，然後關閉(bi)CMOS電源。 
    (2)去耦(ou)
    •每使用10～15塊(kuai)CMOS電路就應(ying)當用一個(ge)0.01~0.1μF的射頻電(dian)容器對電(diàn)⭐源電壓👉進(jìn)行去耦。去(qu)耦電容的(de)位置應僅(jǐn)可能地靠(kao)近集成電(diàn)路，二⭐者之(zhi)間的🌈距離(lí)應在15之内(nèi)。每塊印制(zhi)電路闆也(ye)應用一隻(zhi)容✨量更大(dà)些的低📱電(diàn)感電容器(qi)對電源進(jin)行去耦。
    (3)輸(shū)入信号
    •輸(shu)入信号電(dian)壓的幅度(dù)應限制在(zai)CMOS電路電源(yuan)電壓範圍(wei)之内，以免(mian)引發闩鎖(suǒ)；
    •多餘的輸(shū)入端在任(rèn)何情況下(xia)都不得懸(xuan)空，應适當(dang)的連接到(dao)CMOS電路的電(diàn)壓正端或(huò)負端上；
    •當(dāng)CMOS電路由TTL電(dian)路驅動時(shi)，應該在CMOS電(dian)路的輸入(ru)端與VCC之間(jiān)連一個上(shàng)拉電阻；
    •在(zai)非穩态和(he)單穩态多(duō)諧振蕩器(qì)等應用中(zhong)，允許CMOS電路(lu)有一定的(de)輸入電流(liu)（通過保護(hu)二極管），但(dàn)應在其輸(shu)入加接一(yi)隻串聯電(diàn)阻，将輸入(rù)電流限制(zhi)在微安級(ji)的水平上(shàng)。
    (4) 輸出信号(hao)
    •輸出電壓(yā)的幅度應(ying)限制在CMOS電(dian)路電源電(diàn)壓範圍之(zhī)🚩内，以免🐆引(yǐn)發闩鎖；
    •長(zhang)信号線應(yīng)該由專門(mén)爲其設計(jì)的電路驅(qū)動，如線驅(qu)動器、緩沖(chòng)器等；
    •應避(bì)免在CMOS電流(liú)的輸出端(duan)接大于500pF的(de)電容負載(zǎi)；
    •CMOS電路的扇(shan)出應根據(ju)其輸出容(róng)性負載量(liang)來确定，通(tong)常可按下(xia)式計算：     
                                      ( 9.6 )
式(shì)中，FO爲扇出(chu)，CL爲CMOS電路的(de)額定容性(xìng)負載電容(róng)，0.8是容性負(fu)載的降額(e)系數，CI爲CMOS電(diàn)路的額定(dìng)輸入電容(róng)。
    (5)并聯應用(yong)
    •除三态輸(shū)出門外，有(you)源上拉門(mén)不得并聯(lian)連接。隻有(yǒu)一種情況(kuang)🈚例外，即并(bìng)聯門的所(suǒ)有輸入端(duān)均并聯在(zai)一起，而且(qie)這些門電(diàn)路封裝在(zài)同一外殼(ke)内。
    3.線性放(fàng)大器應用(yòng)設計規則(zé)
    (1) 電源
    •穩定(ding)性應保持(chi)在±1%之内；
    •紋(wén)波系數應(ying)小于1％；
    •電源(yuan)初級應有(you)射頻旁路(lu)；
    (2) 去耦
    •每使(shi)用10塊線性(xìng)集成電路(lu)就應當用(yong)一個0.01~0.1μF的射(shè)頻電容器(qi)對電源電(diàn)壓進行去(qù)耦。去耦電(diàn)容的位置(zhi)應僅可能(néng)地靠近集(ji)成電㊙️路，二(èr)⭕者之間的(de)距離應在(zai)15cm之内。每塊(kuai)印制電路(lù)闆也應用(yòng)一隻容量(liàng)更大些的(de)低電👣感電(dian)容器對電(dian)源進行去(qù)耦。
    (3) 輸入信(xin)号
    •差模輸(shu)入電壓和(he)共模輸入(ru)電壓均不(bu)應超過它(tā)們🏃🏻‍♂️的最大(da)額定值的(de)60％；
    •所有不使(shǐ)用的輸入(rù)端均應按(an)照使功耗(hao)最低的方(fang)式進行連(lián)接；
    •如果器(qì)件具有兩(liang)個以上的(de)外部調整(zheng)點，必須多(duo)次調👉整，僅(jin)一次是不(bú)行的。
    (4) 輸出(chū)信号
    •長信(xin)号線應該(gāi)由專門爲(wei)其設計的(de)電路驅動(dong)，如線驅🛀🏻動(dòng)✔️器、緩沖器(qi)等；
    •從線驅(qu)動器到接(jie)收電路的(de)信号回路(lù)線應采用(yong)連續同軸(zhóu)線或雙扭(niǔ)線，其特性(xìng)阻抗應與(yu)連接端口(kǒu)的⁉️阻抗相(xiang)匹㊙️配。
    4. 線性(xing)電壓調整(zheng)器應用設(she)計規則
    (1)輸(shu)入電壓
    •輸(shu)入電壓不(bu)應超過其(qí)最大額定(dìng)值的80％；
    •差分(fen)輸入電壓(yā)應該比推(tuī)薦的最小(xiǎo)電壓大20％，以(yi)保持适✍️當(dang)✌️的輸出電(diàn)壓。
    (2)輸出負(fù)載
    •最大輸(shu)出負載不(bu)得超過其(qí)最大額定(ding)值的80％；
    •如果(guǒ)器件内部(bu)沒有包含(han)短路保護(hù)電路，則應(yīng)設計外部(bu)👉短路保護(hu)電路。
    (3)散熱(re)
    •電壓調整(zheng)器應該安(ān)裝散熱器(qi)，其散熱面(miàn)積應能夠(gòu)散掉器件(jiàn)承受最大(dà)功率時所(suo)産生的熱(rè)量。
9.6.3 印制電(diàn)路闆布線(xian)設計
    目前(qián)電子元器(qì)件用于各(ge)類電子設(shè)備和系統(tong)時，仍‼️然以(yi)印制電路(lù)闆爲主要(yao)裝配方式(shì)。實踐證明(míng)，即使電原(yuán)理圖設計(jì)正确，印制(zhi)電路闆布(bù)線設計不(bu)當，也會對(duì)器件的可(ke)靠性産❗生(sheng)不利❓的影(ying)響。例如，将(jiang)印制電路(lu)闆用于裝(zhuang)配高速數(shù)字集成電(diàn)路時，電路(lù)上出🌈現的(de)瞬變電流(liu)通過印制(zhì)導線時，會(huì)産✔️生沖擊(jī)電流。如果(guǒ)印制導🙇🏻線(xiàn)的阻抗比(bi)較大，特别(bie)是電感較(jiao)🧡大時㊙️，這種(zhong)沖擊🤟電流(liú)的幅值會(hui)很大，有可(kě)能對器件(jian)造成損害(hai)。如果印制(zhi)闆兩條細(xì)平行線靠(kao)得很近，則(ze)會形♻️成信(xin)号波‼️形的(de)延遲，在傳(chuán)輸線的終(zhong)端形成反(fǎn)射噪聲。因(yīn)此，在設計(ji)印制闆布(bù)🏃🏻‍♂️線的時候(hou)，應注意采(cai)用正确的(de)方法。
    1. 電磁(ci)兼容性設(she)計
    電磁兼(jiān)容性（EMC）是指(zhǐ)電子系統(tong)及其元部(bù)件在各種(zhǒng)電磁🌈環境(jìng)🈚中仍能夠(gòu)協調、有效(xiào)地進行工(gōng)作的能力(lì)。EMC設計的目(mù)的是既能(néng)抑♊制各種(zhong)外來的幹(gan)擾，使電路(lu)和🐪設備在(zai)💜規定的電(diàn)磁環境中(zhōng)能正常工(gōng)作，同時又(you)能減少其(qi)本身對其(qí)它設備的(de)電🐇磁幹擾(rao)。
    由于瞬變(bian)電流在印(yìn)制線條上(shàng)所産生的(de)沖擊幹擾(rǎo)主要是由(yóu)印制導線(xiàn)的電感成(chéng)分造成的(de)，因此，應盡(jin)♍量減少印(yin)制導線的(de)電感量。印(yin)制導線的(de)電感量與(yǔ)其長度成(chéng)正比，并随(suí)其寬度的(de)增加而下(xia)降，故短而(er)粗的導線(xian)對于抑制(zhi)幹擾是有(yǒu)利的。
    時鍾(zhōng)引線、行驅(qu)動器或總(zong)線驅動器(qi)的信号線(xian)常常載有(you)❌大的瞬變(biàn)電流，其印(yin)制導線要(yao)盡可能地(di)短；而🤞對于(yú)☂️電源㊙️線和(he)地線這樣(yàng)的難以縮(suo)短長度的(de)布線💘，則應(yīng)在印制闆(pǎn)面積和線(xian)條密度允(yun)許的條件(jiàn)下盡可能(néng)加大㊙️布線(xiàn)的寬度。對(duì)于一般電(dian)路，印制導(dao)線寬度選(xuan)在1.5mm左右🔱，即(ji)可完全滿(man)足要求；對(duì)于集成電(dian)路，可💃選爲(wei)0.2mm~1.0mm。
    采用平行(hang)走線可以(yi)減少導線(xian)電感，但導(dao)線之間的(de)互感和分(fèn)布電容增(zeng)加，如果布(bu)局允許。最(zuì)好采用井(jing)字形網狀(zhuàng)地線結構(gou)，具體🍓做法(fa)是印制闆(pǎn)的一面橫(heng)🏒向布線，另(ling)一面縱向(xiang)布線，然後(hòu)在交叉🧡孔(kong)處用鉚釘(ding)或金屬化(huà)孔相連。
    爲(wèi)了印制印(yìn)制導線之(zhī)間的串擾(rǎo)，在設計布(bu)線時應盡(jìn)📱量避免長(zhang)距離的平(píng)行走線，盡(jìn)可能拉開(kāi)線與線之(zhi)間的距離(lí)，信号線👨‍❤️‍👨與(yǔ)地線及電(diàn)源線盡可(ke)能不交叉(chā)。在使用一(yī)般電路時(shi)，印制導線(xiàn)間隔和長(zhang)度設計可(ke)以參考表(biao)9.7所列規則(ze)。在一些🙇🏻對(dui)幹擾十分(fen)敏感的信(xìn)号線之間(jian)可以設置(zhi)一根接地(dì)的印制線(xiàn)，也可有效(xiao)地抑制串(chuàn)擾。

爲了抑(yì)制出現在(zài)印制線條(tiáo)終端的反(fǎn)射幹擾，除(chú)了特殊需(xu)要📐之外，應(yīng)盡可能縮(suo)短印制線(xian)的長度和(he)采🌂用慢速(sù)電路。必要(yao)時可加終(zhong)端匹配，即(ji)在傳輸線(xiàn)的末端對(duì)地和電源(yuan)端各加接(jiē)一個相同(tóng)阻值的匹(pi)配電阻。根(gēn)據經驗，對(duì)一般速度(dù)較快的TTL電(dian)路，其印制(zhi)線條長于(yú)10cm以上時就(jiù)應加終端(duān)匹配措施(shī)。匹配電阻(zu)的阻值應(ying)根據集⚽成(cheng)電路的輸(shū)出✔️驅動電(dian)流及吸收(shōu)電🈲流的最(zuì)大值來決(jué)定。當使用(yong)74F系列的TTL電(diàn)路時，匹配(pèi)電阻可采(cai)用330Ω，其等效(xiao)的終端阻(zǔ)抗爲165Ω。
    爲了(le)避免高頻(pín)信号通過(guo)印制導線(xian)産生的電(dian)磁輻射，在(zai)印制電路(lu)闆布線時(shí)，還應注意(yì)以下要點(dian)：
    (1) 盡量減少(shǎo)印制導線(xian)的不連續(xu)性，例如導(dǎo)線寬度不(bú)要突變，導(dao)線的拐角(jiǎo)大于90O，禁止(zhǐ)環狀走線(xiàn)等。這樣也(yě)有利❗于提(ti)高印制導(dao)線耐🧑🏽‍🤝‍🧑🏻焊接(jie)熱的能力(li)。
    (2)時鍾信号(hao)引線最容(rong)易産生電(diàn)磁輻射幹(gan)擾，走線時(shi)應與地線(xiàn)回路相靠(kào)近，不要在(zài)長距離内(nèi)與信号線(xian)并行🔞。
    (3)總線(xiàn)驅動器應(ying)緊挨其欲(yu)驅動的總(zong)線。對于那(nà)些離㊙️開印(yin)制電路闆(pan)的引線，驅(qu)動器應緊(jǐn)挨着連接(jiē)器。
    (4)數據總(zǒng)線的布線(xiàn)應每兩根(gen)信号線之(zhi)間夾一根(gen)信号地線(xiàn)。最好是緊(jin)挨着最不(bú)重要的地(dì)址引線放(fang)置地回路(lu)，因👈爲後者(zhe)常🌈載有高(gao)頻電流。
(5)在(zai)印制闆布(bu)置高速、中(zhōng)速和低速(sù)邏輯電路(lù)時，應按🔅照(zhao)⛹🏻‍♀️圖9.41的☁️方式(shì)排列器件(jian)。

  2. 接地設計(ji)
隻要布局(jú)許可，印制(zhi)闆最好做(zuo)成大平面(mian)接地方式(shi)🔞，即👣印制闆(pan)的一面全(quan)部用銅箔(bó)做成接地(dì)平面，則另(lìng)一面作爲(wei)💁信号布線(xian)。這樣做有(you)許多好處(chu)：
    (1)大接地平(píng)面可以降(jiàng)低印制電(dian)路的對地(dì)阻抗，有效(xiao)地🏃🏻‍♂️抑制印(yin)☎️制闆另一(yi)面信号線(xian)之間的幹(gàn)擾和噪聲(shēng)。例如🛀，由于(yu)平行導線(xian)👅之間🌈的分(fèn)布電容在(zai)導線接近(jìn)接地平面(miàn)時會變小(xiǎo)，因此大接(jie)地平面可(kě)使印制線(xiàn)之間的串(chuan)💯擾明顯削(xuē)弱。
    (2)大接地(di)平面起着(zhe)電磁屏蔽(bi)和靜電屏(ping)蔽的作用(yòng)，可⛹🏻‍♀️減🔞少外(wài)界對電路(lù)的高頻輻(fú)射幹擾以(yǐ)及減少電(diàn)路對外❌界(jiè)的高頻⭐輻(fu)射幹擾。
(3)大(da)接地平面(miàn)還有良好(hao)散熱效果(guǒ)，其大面積(ji)的銅箔💞尤(yóu)如✉️金屬散(sàn)🤩熱片，迅速(su)向外界散(sàn)發印制電(dian)路闆中的(de)熱量。

 如果(guo)無法采用(yong)大接地平(ping)面，則應在(zài)印制電路(lu)闆的周圍(wéi)設計接地(di)總線，接地(di)總線的兩(liǎng)端接到系(xì)統的🙇🏻公共(gòng)接地點上(shang)。接地總線(xian)應盡可能(néng)地寬，其寬(kuān)度至少應(ying)爲2.5mm。
    數字電(diàn)路部分與(yu)模拟電路(lù)部分以及(jí)小信号電(diàn)路和大功(gōng)率電🌈路應(ying)該分别并(bing)行饋電。數(shù)字地與模(mó)拟地在内(nei)部不得相(xiàng)連，屏蔽地(dì)與電源地(di)分别設置(zhì)，去耦濾波(bō)電容應就(jiù)近接地。
    3. 熱(re)設計
    從有(yǒu)利于散熱(re)的角度出(chu)發，印制闆(pan)最好是直(zhí)立安裝，闆(pan)與闆之⛷️間(jiān)的距離一(yi)般不要小(xiao)于2cm，而且元(yuan)器件在印(yìn)制闆上的(de)排列💁方式(shì)應遵循一(yi)定的規則(ze)：
    (1)對于采用(yong)自由對流(liú)空氣冷卻(què)方式的設(shè)備，最好是(shì)✉️将集成電(dian)路（或其他(ta)元器件）安(ān)縱長方式(shì)排列，如圖(tú)9.42 (a)所示；對于(yú)采用強制(zhì)♈空氣冷卻(què)（如用風扇(shan)冷卻）的設(shè)備，則應按(àn)橫長方式(shì)配置，如圖(tu)9.42 (b)所示。
    (2)同一(yī)塊印制闆(pǎn)上的元器(qi)件應盡可(ke)能按其發(fa)熱量大💞小(xiǎo)及👄耐熱♊程(chéng)度分區排(pai)列，發熱量(liàng)小或耐熱(re)性差的元(yuán)器件（如小(xiǎo)信号晶體(ti)管、小規模(mo)集成電路(lu)、電解電容(róng)器等）放在(zai)冷卻氣流(liu)的最上遊(you)（入口處），發(fā)熱量大或(huò)耐熱性好(hao)的元器件(jian)（如功率晶(jīng)體管、大規(gui)模集成電(diàn)路等）放💋在(zai)冷卻氣流(liu)的最下遊(you)（出👣口處）。
    (3)在(zai)水平方向(xiàng)上，大功率(lǜ)器件盡量(liang)靠近印制(zhì)闆邊沿布(bu)置，以便🌈縮(suō)短傳熱途(tu)徑；在垂直(zhi)方向上，大(dà)功率器件(jian)盡🏃量靠近(jin)印制闆上(shàng)方🐕布置，以(yi)便減少這(zhè)些器件工(gong)作時對其(qí)它🌈元器件(jiàn)溫度的影(ying)響。
(4)溫度敏(min)感器件最(zui)好安置在(zài)溫度最低(di)的區域（如(ru)設備的🛀🏻底(di)部），千📐萬不(bú)要将它放(fang)在發熱元(yuán)器件的正(zheng)上🌍方，多個(ge)器件最好(hǎo)是✨在水平(ping)面上交錯(cuo)布局。
設備(bei)内印制闆(pǎn)的散熱主(zhu)要依靠空(kong)氣流動，所(suo)以在設🏃‍♀️計(ji)時要研究(jiu)空氣流動(dòng)路徑，合理(lǐ)配置元器(qì)件或印制(zhi)電路闆。空(kong)氣流動時(shí)總是趨向(xiàng)于阻力小(xiǎo)的地方流(liu)動🌈，所以在(zài)印制電路(lù)闆上配置(zhi)元器件時(shí)，要避免在(zài)某個區域(yù)留有較大(da)的空域。如(rú)圖9.43 (a)所示的(de)那樣，冷卻(que)空氣大多(duo)從此空域(yù)中流走，而(er)元器件密(mì)集區域很(hen)少有空氣(qì)流過，這樣(yàng)散熱效果(guǒ)就大大降(jiang)低。如💚果象(xiang)圖9.43 (b)那樣在(zài)空域中加(jia)上一排器(qi)件，雖然裝(zhuāng)配密度提(ti)高了，但由(yóu)于冷卻空(kong)氣的通路(lu)阻🔞抗均勻(yún)，使空氣流(liu)動也絕緣(yuan)，從而使散(sàn)熱效果改(gǎi)善。整機中(zhong)🧑🏾‍🤝‍🧑🏼多塊印制(zhì)電路闆的(de)配置也應(ying)注意同樣(yàng)問題。
 
大量(liàng)實踐經驗(yàn)表明，采用(yòng)合理的元(yuán)器件排列(liè)方式，可以(yǐ)有效🏃地⛹🏻‍♀️降(jiàng)低印制電(dian)路的溫升(sheng)，從而使器(qì)件及設備(bèi)的故障率(lǜ)明顯下降(jiang)。
    此外，在高(gāo)可靠應用(yòng)場合，應該(gai)采用銅箔(bo)厚一些的(de)印🆚制電路(lù)闆基材，這(zhe)不僅可以(yǐ)增強印制(zhi)闆的散熱(rè)能力，而且(qiě)有利于降(jiang)🧑🏾‍🤝‍🧑🏼低印制導(dǎo)線的電阻(zǔ)值，提高機(jī)❌械強度。如(ru)選用銅箔(bo)厚度爲70μm的(de)印制闆，相(xiàng)對于銅箔(bó)💋厚度爲35μm的(de)印制闆，印(yìn)💁制導線的(de)🔴電阻值可(kě)降低1/2，散熱(re)能力可增(zeng)加一倍，而(ér)且在容易(yi)遭受劇烈(liè)的振動和(he)沖擊的環(huan)境👌中，不容(róng)易出現斷(duan)線之類的(de)機械故障(zhàng)。
    〔實例〕集成(cheng)電路在印(yìn)制闆上的(de)排列方式(shi)對其溫升(sheng)的😘影響
圖(tú)9.44給出了大(dà)規模集成(cheng)電路（LSI）和小(xiǎo)規模集成(chéng)電路（SSI）混合(hé)安裝♋情況(kuang)下的兩種(zhong)排列方式(shi)，LSI的功耗爲(wèi)1.5W，SSI的功耗爲(wèi)0.3W。實測結果(guo)表明，圖9.44(a)所(suo)示方式使(shǐ)LSI的溫升達(dá)50℃，而圖9.44 (b)輻射(she)導緻的LSI的(de)溫升爲40℃，顯(xiǎn)然采納後(hòu)面一種方(fāng)式對降✂️低(dī)LSI的失效☎️率(lü)更爲有利(lì)。

   這個例子(zi)也說明，應(yīng)該盡可能(néng)地使印制(zhì)闆上元器(qi)件的🌈溫升(shēng)趨于均勻(yun)，這有助于(yu)降低印制(zhì)闆上的器(qì)件的溫度(dù)峰值。 

      文章(zhang)整理：跳線(xian) /